Synopsys Design Compiler

Synopsys Design Compiler

ASIC-logik-syntese-software til kompilering af Verilog, VHDL og System Verilog til GDSII-maske til IC-fremstilling.
Synopsys tilbyder Design Compiler 2010, der giver en dobbelt speedup af syntese og fysisk implementeringsflow.RTL-designere kan udføre hvad, hvis planlægning efterforskning for at identificere og løse problemer med grundplanen tidligt.
synopsys-design-compiler

Internet side:

Kategorier

Alternativer til Synopsys Design Compiler til alle platforme med enhver licens

Scriptum

Scriptum

Scriptum er en gratis teksteditor, der er fokuseret på VHDL og Verilog design, kører på Windows og Linux.Ved hjælp af en grænseflade for flere dokumenter i vinduet kombineret med faneblade giver det dig et glat miljø at redigere VHDL, Verilog og andre sprogfiler.
Synplify Pro

Synplify Pro

Generisk FPGA-syntese frontend for FPGA'er som Xilinx og Altera.