Synopsys Design Compiler

Synopsys Design Compiler

ASIC-logik-syntese-software til kompilering af Verilog, VHDL og System Verilog til GDSII-maske til IC-fremstilling.
Synopsys tilbyder Design Compiler 2010, der giver en dobbelt speedup af syntese og fysisk implementeringsflow.RTL-designere kan udføre hvad, hvis planlægning efterforskning for at identificere og løse problemer med grundplanen tidligt.
synopsys-design-compiler

Internet side:

Kategorier

Alternativer til Synopsys Design Compiler til alle platforme med gratis licens

Synplify Pro

Synplify Pro

Generisk FPGA-syntese frontend for FPGA'er som Xilinx og Altera.